Apa itu DDR pada RAM?

Dalam komputasi, sebuah bus komputer beroperasi dengan double data rate (DDR) transfer data pada kedua ujung naik dan turun dari sinyal clock. Ini juga dikenal sebagai transisi ganda, dual-transisi, dan double . Modus beralih istilah digunakan dalam konteks memori flash NAND.

Cara paling mudah untuk merancang sebuah sirkuit elektronik clock adalah untuk membuatnya melakukan satu transfer per siklus penuh (naik turunnya) dari sinyal clock. Ini, bagaimanapun, mensyaratkan bahwa sinyal clock berubah dua kali per transfer, sedangkan jalur data berubah paling banyak sekali per transfer. Ketika beroperasi pada bandwidth yang tinggi, sinyal keterbatasan integritas membatasi frekuensi clock. Dengan menggunakan kedua tepi jam, sinyal data beroperasi dengan frekuensi membatasi sama, sehingga menggandakan kecepatan transmisi data.

Teknik ini telah digunakan untuk bus sisi mikroprosesor depan, Ultra-3 SCSI, RAM grafis (bus AGP dan GDDR), memori utama (baik RDRAM dan DDR1 melalui DDR4), dan bus HyperTransport pada Athlon 64 prosesor AMD. Hal ini baru-baru ini digunakan untuk sistem lain dengan persyaratan kecepatan transfer data yang tinggi -. Sebagai contoh, untuk output analog-ke-digital converter (ADC)

DDR tidak harus bingung dengan dual channel, dimana setiap channel memori mengakses dua modul RAM secara bersamaan. Dua teknologi yang independen satu sama motherboard lain dan banyak menggunakan kedua, dengan menggunakan memori DDR dalam konfigurasi dual channel.

Double data rate synchronous dynamic random-access memory (DDR SDRAM) adalah kelas memori sirkuit terpadu yang digunakan dalam komputer. DDR SDRAM, juga disebut DDR1 SDRAM, telah digantikan oleh DDR2 SDRAM, DDR3 SDRAM dan DDR4 SDRAM. Tak satu pun dari penerusnya yang maju atau mundur kompatibel dengan DDR1 SDRAM, yang berarti modul memori DDR2, DDR3, dan DDR4 tidak akan bekerja di motherboard DDR1-dilengkapi, dan sebaliknya.

Dibandingkan dengan data rate (SDR) SDRAM tunggal, antarmuka DDR SDRAM membuat kecepatan transfer yang lebih tinggi mungkin dengan kontrol yang lebih ketat dari waktu data listrik dan sinyal jam. Implementasi sering harus menggunakan skema seperti loop fasa-terkunci dan self-kalibrasi untuk mencapai ketepatan waktu yang diperlukan. Antarmuka menggunakan pompa ganda (mentransfer data pada kedua ujung naik dan turun dari sinyal clock) ke ganda data bandwidth bus tanpa peningkatan yang sesuai dalam frekuensi clock. Salah satu keuntungan dari menjaga frekuensi clock bawah adalah bahwa itu mengurangi persyaratan integritas sinyal pada papan sirkuit yang menghubungkan memori ke controller. Nama "double data rate" mengacu pada fakta bahwa SDRAM DDR dengan frekuensi clock tertentu mencapai hampir dua kali bandwidth dari SDR SDRAM berjalan pada frekuensi clock yang sama, karena memompa ganda ini.

Dengan data yang ditransfer 64 bit pada satu waktu, DDR SDRAM memberikan transfer rate (memori bus clock rate) × 2 (untuk tingkat ganda) × 64 (jumlah bit yang ditransfer) / 8 (jumlah bit / byte). Dengan demikian, dengan frekuensi bus 100 MHz, DDR SDRAM memberikan transfer rate maksimum 1600 MB / s.

"Awal tahun 1996 dan menyimpulkan pada bulan Juni 2000, JEDEC mengembangkan DDR (Double Data Rate) spesifikasi SDRAM (JESD79)." JEDEC telah menetapkan standar untuk kecepatan data dari DDR SDRAM, dibagi menjadi dua bagian. Spesifikasi pertama adalah untuk chip memori, dan yang kedua adalah untuk modul memori.